〈財經週報-AI伺服器頂尖對決〉打破摩爾定律極限 先進封裝打造AI算力大廈

記者洪友芳/專題報導

迎接AI超級運算架構的需求,輝達下一代AI伺服器架構Vera Rubin平台核心新產品已火力全開進入量產階段,投產台積電(2330)3奈米製程;超微(AMD)代號Venice的新一代EPYC伺服器處理器,也正式採用台積電2奈米製程量產。台積電通吃兩大客戶的新產品,加上蘋果新產品、雲端服務供應商(CSP)客製化ASIC晶片需求旺盛,帶動台積電及供應鏈忙碌不已,紛紛力拚今年營運創新高。

隨著AI從大型語言模型(LLM)訓練發展到AI代理(AI Agent)與實體AI(Physical AI),輝達今年最受矚目的新產品包括進軍AI PC市場的RTX Spark超級晶片、新一代AI架構Vera Rubin平台,預計今年下半年正式量產出貨,皆採用台積電3奈米製程打造,並搭配CoWoS-L等先進封裝技術。

超微代號為Venice的新一代EPYC伺服器處理器,已正式採用台積電2奈米先進製程技術量產,為業界首款進入量產的高效能運算(HPC)的2奈米產品,象徵雙方在資料中心與AI基礎設施領域的深度合作邁向新里程碑,超微同時也是台積電的SoIC、CoWoS-L先進封裝客戶。

先進封裝打造晶片高樓大廈 徹底釋放超大頻寬 AI 算力

由於傳統摩爾定律已逼近物理極限,而AI運算對資料傳輸頻寬與算力密度的需求卻呈現爆發式增長。先進封裝能打破傳統硬體瓶頸,實現如同「將多顆晶片整合在同一棟高樓大廈」的高效能運作。

因傳統將記憶體放在PCB主機板上的作法,傳輸距離太長,會造成嚴重的延遲與塞車。透過2.5D(如台積電CoWoS技術)或3D封裝,能將高頻寬記憶體(HBM)與AI運算核心直接堆疊在同一個中介層(Interposer)上,提供高達數TB/s的超大頻寬,徹底釋放AI算力,並大幅減少電力在傳輸途中的無謂浪費,讓AI伺服器在運作時更加省電。

〈財經週報-AI伺服器頂尖對決〉打破摩爾定律極限 先進封裝打造AI算力大廈